力成先進封裝再下一城！FOPLP 拚 2027 年量產 矽光子 CPO 同步布局
Celine
AI 大晶片推升封裝需求 大尺寸面板技術成關鍵
半導體封測大廠力成（6239）在新竹科學園區 P11 廠舉行先進封裝技術交流會，公布最新技術進展。公司表示，隨著 AI 運算需求持續升溫，晶片與高頻寬記憶體（HBM）整合程度提高，封裝尺寸不斷放大，大尺寸扇出型面板級封裝（FOPLP）有望成為下一階段先進封裝的重要技術。
力成指出，目前全球自動化 FOPLP 產線已建置完成，相關產品正與客戶進行驗證與討論，預計 2027 年中期正式進入量產，其中供應超微（AMD）的 FOPLP 先進封裝目前量產良率已趨穩定，未來將以新竹先進封裝廠作為主要供貨基地。
FOPLP 良率突破 90％ 目標提升至 98％以上
力成先進封裝技術研發暨營運資深副總經理林基正表示，公司採用 515 毫米×510 毫米的大尺寸面板，目前單片面板可產出 45 顆、約 5 倍標準尺寸的大型晶片封裝，且已完成實體樣品供客戶驗證。
在良率方面，力成目前大尺寸面板封裝良率已突破 90%，隨著製程持續優化，目標在今年及明年進一步提升至 98% 以上。
董事長蔡篤恭表示，AI 運算架構逐漸從訓練走向推論，SoC 與 HBM 整合需求大幅增加，導致封裝面積持續擴大。相較傳統 12 吋晶圓，大尺寸方形面板能提高面積利用率，在大型封裝產品上具備更明顯的成本與效率優勢。
力成指出，隨著主要 CSP 客戶的技術藍圖推進，預期 2030 年封裝尺寸可能擴大至目前的 20 倍以上，因此大面積面板封裝有望成為國際大廠提升產能利用率、降低成本的重要方向。
攜手超微、博通 切入 AI 與光通訊應用
在客戶布局方面，力成已持續推進與超微（AMD）的 FOPLP 合作，並與博通（Broadcom）合作開發以 FOPLP 為基礎的先進封裝基板技術，進一步跨足光通訊領域。
力成表示，公司 FOPLP 技術涵蓋多種封裝架構，其中包括類似台積電（2330）CoWoS-R 的 chip-last 架構，以及與 CoWoS-L 概念相近的 chip-middle 架構，未來將鎖定 AI 晶片及高效能運算平台等應用。
此外，力成也與博通在新加坡成立合資公司，未來可提供面板級先進封裝產能，擴大海外先進封裝布局。
光學引擎年底小量生產 2027 年挑戰 CPO 量產
除了 FOPLP 之外，力成也積極搶進矽光子與共同封裝光學（CPO）市場。公司透露，今年底可望開始小量生產光學引擎元件，並預計 2027 年進一步實現矽光子 CPO 交換器量產。
力成表示，隨著 AI 資料中心高速傳輸需求持續增加，光通訊與先進封裝的整合趨勢日益明確，公司將透過既有封裝技術與光通訊布局，爭取 AI 資料中心相關商機。
竹科 P11 成先進封裝核心基地 持續擴大產能
力成目前先進封裝產能主要集中於新竹科學園區 P11 廠，並在 2025 年 11 月取得友達（2409）原位於新竹科學園區力行路的 L3C 建物、無塵室及附屬設施，未來將作為先進封裝長期生產與研發基地。
法人認為，AI 晶片朝向更大尺寸、更高頻寬及異質整合發展，FOPLP、光學引擎及 CPO 等技術的重要性同步提高。力成若能順利推進超微、博通等客戶合作，並在 2027 年前後迎來 FOPLP 與 CPO 量產，有望進一步擴大先進封裝的營收比重，成為公司未來成長的重要引擎。
