力成積極推進 FOPLP 認證，搶攻先進封裝市場
先進封裝已躍升為半導體供應鏈中最具戰略意義的競賽場域。力成科技董事長蔡篤恭指出，隨著 AI 晶片算力與功能密度持續拉高，傳統以矽中介層為核心的封裝架構，正逐步面臨尺寸、成本與設計彈性的瓶頸，未來封裝技術勢必朝向更大尺寸、更高整合度演進，而這正是力成長期深耕的技術核心。
力成：Panel 封裝將接棒 CoWoS 結構性升級
力成近日舉行年度尾牙，現場背板同步揭露主要客戶名單，包括超微（AMD）、博通、聯發科（2454）等重量級晶片大廠，也呼應先前法說會釋出的訊息——公司正處於 Panel 級封裝（FOPLP）產品驗證與客戶認證的關鍵階段。
蔡篤恭指出，台積電 CoWoS-S 仍是目前最成熟、最受市場矚目的先進封裝解決方案，但隨著 AI 晶片內需嵌入更多晶片與元件，既有架構在物理尺寸與成本上的限制將逐漸浮現，未來勢必衍生出 CoWoS-L、CoWoS-R 等延伸型態，並帶動後段封裝與替代性解決方案的需求外溢。
FOPLP 承接結構轉變 大尺寸 Panel 成關鍵優勢
在此趨勢下，力成長期布局的 FOPLP（扇出型 Panel 級封裝） 成為承接產業結構轉變的重要技術。蔡篤恭表示，力成目前採用 510×515 毫米的大尺寸 Panel 製程，有別於傳統圓形晶圓封裝。
相較既有技術，Panel 封裝不僅能支援更大面積與更高佈線密度，也更適合多晶片（Chiplet）、異質整合與複雜嵌入式設計，對未來高階 AI 晶片與先進運算應用具備更高彈性與擴充空間。
就效益發酵時程來看，蔡篤恭坦言，今年仍以產品驗證與客戶認證為主，屬於「準備期」。他預期，自 2027 年起相關專案將逐步放量，實質營運貢獻則可望在明、後年陸續反映。
今年驗證、後年放量 營運貢獻可望顯現
在產能布局方面，力成原規劃將 Panel 產能擴充至 6000 片規模，但受限於關鍵設備交期，擴產節奏略為調整。今年將先建置約 3000 片 Panel 產能，明年再追加 3000 片。
蔡篤恭指出，目前產業的瓶頸反而不在需求，而在於設備供應，顯示市場需求已明顯走在供給之前。本次資本支出不僅涵蓋封裝製程，也同步投資測試與整體產線配置，確保力成具備 「從封裝到測試一條龍」的整合承接能力。
AI 非泡沫 封裝複雜化反映長期成長
針對市場對 AI 是否出現泡沫的疑慮，蔡篤恭看法相對務實。他認為，AI 並非短線題材，而是剛進入結構性成長初期。從封裝端觀察，客戶提出的需求不是簡化，而是更複雜的設計，這反而顯示產業仍處於技術深化與應用擴張階段，而非需求退潮的前兆。
