M31 攜手 Ambiq 攻超低功耗邊緣 AI 採用台積電 N12e 製程 Foundation IP 亮相
Celine
整合 SPSRAM 記憶體編譯器與低漏電標準元件庫 瞄準 AIoT、穿戴裝置常時運作需求
矽智財（IP）供應商 M31（6643）今日（9/24）在台積電（2330）北美開放創新平台論壇（TSMC North America OIP Forum）宣布，與超低功耗邊緣 AI 半導體解決方案業者 Ambiq 合作，推出基於台積電 N12e 製程的超低功耗 Foundation IP（基礎 IP）解決方案，鎖定 AIoT、穿戴式裝置及其他「常時運作」（Always-on）邊緣 AI 應用。
M31 表示，這套方案整合最佳化 SPSRAM 記憶體編譯器，以及針對 Ambiq 平台需求共同開發的超低漏電標準元件庫，目標是在兼顧運算效能之際也降低功耗與晶片面積，協助 IC 設計業者因應邊緣裝置對能源效率日益嚴格的要求。
N12e 超低漏電 SPSRAM 低功耗模式接近 500MHz
隨著 SoC 持續導入常時感測與嵌入式 AI 功能，邊緣裝置必須長時間維持運作，功耗、晶片面積及開發時程的重要性同步提高。
M31 此次推出的 Foundation IP，其中一項核心技術為台積電（2330）N12e ULL（Ultra Low Leakage，超低漏電）SPSRAM 記憶體編譯器，透過電路設計與實體布局協同最佳化，在追求低漏電之際，兼顧高密度、高效能及面積效率。
該記憶體編譯器並整合備援機制、電源閘控及內建自我測試等低功耗功能，在相同記憶體巨集面積下，可支援高效能與超低功耗兩種操作模式。
M31 指出，在低功耗模式下，雙電源軌架構於接近臨界電壓的條件下，可達到接近 500MHz 的運作頻率；在 VCCA 資料保留模式下，漏電則可控制在約為 bit-cell 總保留漏電的 1.05 至 1.1 倍。目前初步導入的記憶體實例已展現 PPA（效能、功耗與面積）成效，完整記憶體編譯器仍在持續開發。
M31 標準元件庫同步升級 漏電功耗估計降 50％
除了記憶體編譯器之外，M31 也提供基於台積電 N12e 製程的標準元件庫，並針對 Ambiq 平台需求進行客製化開發。
M31 表示，雙方透過設計層級協作，結合 Ambiq 的 cascade-style 低功耗方法，以及 M31 在電路與實體布局方面的設計技術，標準元件庫約可節省 50％ 的漏電功耗。
這項合作也讓 Foundation IP 不只是單一記憶體 IP，而是進一步整合記憶體與標準元件等關鍵基礎元件，讓 IC 設計業者可更快速導入低功耗設計。
瞄準 AIoT、穿戴式裝置 加速 Edge AI 產品上市
M31 表示，隨著邊緣裝置逐漸承擔更複雜的 AI 工作負載，低功耗已成為 SoC 設計的重要關鍵。此次 Foundation IP 方案可協助客戶縮短設計週期、加快產品上市速度，同時透過降低漏電、縮小晶片面積及減少重新設計成本，提高整體成本效益。
應用方面，則聚焦 AIoT、穿戴式裝置、常時感測及其他需要長時間運作的 Edge AI 產品，藉由降低基礎元件功耗，讓裝置在有限電池容量下維持更長時間的運作。
Ambiq 攜手 M31 打造 N12e 次世代核心平台
Ambiq 創辦人暨技術長 Scott Hanson 表示，此次與 M31 合作，結合雙方在低功耗設計方面的技術能力，為 Ambiq 採用台積電 N12e 製程的次世代核心平台提供關鍵技術基礎。
M31 副總經理 Jayanta Lahiri 則指出，IC 設計業者在追求更高能源效率與更小晶片面積的同時，仍必須維持足夠的運算效能與即時反應能力。透過高效率記憶體編譯器與針對 Ambiq 平台共同最佳化的 N12e 標準元件庫整合，可提供更容易導入的 Foundation IP 方案，協助客戶達成 PPA 設計目標。
展望未來，M31 將持續在先進製程擴充低功耗 IP 產品組合，並與半導體生態系夥伴合作，發展高效能、低漏電解決方案，搶攻下一波邊緣 AI 與常時運作裝置市場。
