聯詠（3034）豪擲逾 2 億美元搶攻 AI 資料中心 ASIC，攜手台積電、安謀開發 3 至 5 奈米晶片
AI 算力需求爆炸 聯詠強攻高門檻 ASIC 市場
全球人工智慧（AI）算力需求如海嘯般席捲，傳統晶片架構受到挑戰。驅動 IC 龍頭聯詠（3034）宣布大舉投入高難度、高門檻的資料中心 AI ASIC，並強調已投資逾 2 億美元打造包含晶片設計在內的完整 AI 伺服器生態系統，與台積電（2330）、安謀（Arm）等生態核心夥伴緊密合作，多款應用晶片將採用 3 奈米與 5 奈米製程，以縮短開發時程、滿足巨量的 AI 運算需求。
聯詠協理平德林指出，全球 AI 應用每日 Query（請求）量已高達 50 億次，未來隨著多重應用整合的「Agentic AI」普及，算力需求將呈現十倍，甚至百倍跳增。他直言，現在阻礙 AI 發展的因素已非資金，而是電力基礎設施強度，因此「極致功耗效率」將成為決勝點。
單顆 3 奈米 ASIC 投資上看百億台幣 下一代 2 奈米專案規模達 2 億美元
為了突破運算極限，聯詠與安謀、台積電持續深化合作，積極布局 ASIC。平德林透露，單顆 3 奈米 AI 資料中心 ASIC 的投資規模便高達百億新台幣；下一代 2 奈米專案規模更達 2 億美元。他強調，唯有讓 ASIC 算力效能超越一般 GPU，才能回收如此龐大的投入。
聯詠以台積電 N4P 製程打造的 AI 資料中心 ASIC 採 Arm CSS N2 架構，並使用先進 CoWoS 封裝，晶片尺寸達 77.5×77.5 平方毫米。內部高度整合 16 顆 CPU 核心、4 個專屬加速器，以及 HBM3E 高頻寬記憶體，屬於極高複雜度的異質整合晶片。
打造軟、硬整合平台 導入 Top-Down 設計降低二次流片風險
面對先進製程的長週期與高除錯成本，聯詠改變傳統的設計思維，由過去的 Bottom-Up 改採 Top-Down 架構設計，並打造軟體模擬平台進行完整的軟硬體協同驗證。平德林指出，新方法能在 Tape-out（流片）前就收斂效能與功耗參數，甚至將 Loop Cycle 壓縮到「每天一次」，有效避免樣片到手後才發現問題、導致延誤八個月進行二次流片。
