High-NA EUV 大戰升溫！台積電、英特爾、三星搶攻 12 吋光罩 2031 年試產、2033 年量產
Celine
AI 晶片持續朝更高算力、更高電晶體密度發展，先進製程的曝光技術也面臨新的瓶頸。繼台積電（2330）與全球微影設備龍頭艾司摩爾（ASML）宣布攜手推動下一代 12 吋光罩後，英特爾（Intel）、三星電子也相繼表態參與，等於全球主要先進製程業者同步投入這項布局。
隨著三大晶片製造商加入，High-NA EUV 競爭已不再只是「誰先拿到光刻機」，戰場更進一步延伸至光罩、材料、檢測、量測、清洗及自動化搬運等完整供應鏈，台積電與艾司摩爾更規劃在 2031 年前建立 12 吋光罩試產線，並朝 2033 年前完成相關微影系統準備。
High-NA EUV 遇曝光瓶頸 大型 AI 晶片恐得「兩張光罩拼接」
隨著製程節點持續微縮，AI 應用帶動晶片電晶體架構日益複雜，未來需要使用 High-NA EUV 曝光的光罩層數也可望增加。然而，High-NA EUV 雖然能提供更高解析度，曝光視野卻比現行 EUV 縮小，使大型晶片面臨雙光罩拼接問題。
現階段 High-NA EUV 初期仍會沿用 6 吋光罩，對於尺寸較大的晶片，可能需要透過兩張 6 吋光罩進行拼接。這不僅增加製程複雜度，也可能拉低曝光效率與晶圓廠生產力，進一步推高先進晶片製造成本。
因此，如何在維持 High-NA 高解析度優勢的同時，突破曝光面積限制，已成為下一世代先進製程能否大規模量產的重要課題。
台積電、艾司摩爾聯手推 12 吋光罩 2031 年前建立試產線
針對上述問題，台積電與艾司摩爾宣布展開產業合作，計畫將 High-NA EUV 所使用的光罩，從目前 6 吋規格升級至 12 吋，目標是在 2031 年前建立 12 吋光罩試產線，逐步完成相關光罩、設備及製程驗證。
雙方並規劃在 2033 年前讓相關微影系統全面準備就緒，為 High-NA EUV 進一步導入先進製程量產奠定基礎。
值得注意的是，台積電並非要等到 12 吋光罩成熟後才導入 High-NA EUV。台積電表示，有意自 2030 年起在先進製程量產中採用艾司摩爾 High-NA 技術，初期仍可搭配現行 6 吋光罩與拼接技術，後續再隨著 12 吋光罩成熟逐步升級。
艾司摩爾總裁暨執行長 Christophe Fouquet 指出，隨著元件微縮持續推進，High-NA EUV 的採用程度預期將逐步提升，產業初期可沿用現行 6 吋光罩，之後再導入 12 吋光罩，以進一步提高設備生產力。
英特爾、三星跟進 High-NA EUV 從設備戰變供應鏈戰
隨著台積電與艾司摩爾提出 12 吋光罩倡議，英特爾與三星也相繼表態參與，讓這項技術布局迅速擴大。
其中，英特爾現階段仍將採用既有 6 吋光罩搭配拼接技術推進 High-NA EUV，同時參與下一代大型光罩規格制定。英特爾目前也是 High-NA EUV 導入速度較快的業者之一，持續累積相關設備與製程經驗。
三星則除了加入 12 吋光罩倡議，也規劃將 High-NA EUV 的應用擴大至 DRAM 製程，顯示 High-NA 技術未來不只鎖定邏輯晶片，也有望成為高階記憶體製程的重要工具。
隨著台積電、英特爾及三星同步投入，High-NA EUV 產業競賽已從光刻機本身，延伸至光罩與整體製程生態系。
光罩放大不是「尺寸放大」而已 設備、材料、EDA 全面升級
12 吋光罩真正的挑戰，在於它並非單純將 6 吋光罩尺寸放大，而是牽動整個半導體製造體系重新建立標準。
從光罩製造、光罩基板、材料、沉積、蝕刻，到檢測、量測、清洗，以及自動化搬運與處理設備，都必須配合新的光罩尺寸進行升級；此外，EDA 設計流程及相關製程控制也需要同步調整。
這意味著，12 吋光罩若進入量產階段，受惠者不會只有艾司摩爾等曝光設備商，光罩、半導體材料、檢測設備、自動化設備與相關製程供應商，都可能迎來新一波技術升級與資本支出商機。
AI 推升 High-NA 需求 先進製程設備供應鏈迎新商機
台積電指出，隨著 AI 應用持續發展，晶片電晶體架構更加複雜，需要使用 High-NA EUV 曝光的光罩層數也可能增加。當 High-NA EUV 從初期導入逐步走向大規模量產，如何提高曝光設備生產力、降低單位製造成本，將成為晶圓代工業者的重要考量。
台積電董事長暨總裁魏哲家表示，唯有產業攜手解決複雜問題，才能開創單一企業無法獨力實現的可能。透過整合產業價值鏈的專業能力，可望持續降低技術門檻，讓先進解決方案進一步大規模普及。
整體而言，艾司摩爾、台積電推動 12 吋光罩，已逐漸從單一技術合作升級為產業鏈共同開發。若 2031 年試產線、2033 年相關微影系統的目標順利落地，將有望破解 High-NA EUV 大型晶片雙光罩拼接限制，進一步提升曝光效率，並降低先進製程成本。
對台積電、英特爾、三星等先進製程業者而言，這場競賽真正的關鍵，也將從「誰先導入 High-NA EUV」，進一步轉向「誰能率先建立完整的 12 吋光罩與製程供應鏈生態系」，而這也可能成為 AI 晶片邁向更大尺寸、更高算力時代的重要技術基礎。
