聯發科 CEO 蔡力行示警「能源牆」限制 半導體業拚十年每瓦效能百倍躍進
AI 算力爆發成能源競賽 2030 年前恐撞上電力瓶頸
全球半導體設計盛會 International Solid-State Circuits Conference（ISSCC 2026）於矽谷登場，聯發科（2454）執行長蔡力行在專題演講中指出，當前 AI 產業的高速發展，本質已演變為一場嚴峻的「能源競賽」。能源既是限制創新的最大瓶頸，同時也是推動技術突破的關鍵催化劑。
他直言，隨著生成式 AI 與大型語言模型快速擴張，算力需求呈指數級成長，若產業仍停留在單純提升晶片效能的思維，最快在 2030 年前就可能遭遇「能源牆（Energy Wall）」與「電力牆」的限制。
半導體產值挑戰上兆美元 資料中心用電逼近城市規模
蔡力行指出，自 2022 年生成式 AI 崛起以來，雲端服務供應商（CSP）大舉投資 AI 資料中心，推升全球算力基建規模急速擴張。研調數據顯示，未來三至五年資料中心資本支出年複合成長率（CAGR）上看 25%，在 AI 帶動下，整體半導體產業 CAGR 可望達 16%，並推動全球半導體產值於 2026 年提前叩關 1 兆美元里程碑。
然而，龐大的算力背後隱含巨大能源壓力。一座大型 AI 資料中心單一站點耗電量可高達 500 百萬瓦（MW），幾乎等同一座中型城市的日常用電量。蔡力行警告，若能效提升無法同步跟進，電力供應將成為 AI 產業發展的結構性瓶頸。
評估標準轉向「每瓦效能」 從晶片走向機架級整合
面對挑戰，蔡力行強調，產業必須改變衡量標準，未來核心指標將不再是單一晶片效能，而是整體系統、甚至機架層級（Rack-level）的「每瓦效能（Performance per Watt）」與「總體擁有成本效能（Performance per TCO）」。
他指出，AI 加速器（XPU）已成為高度複雜的異質整合平台，必須與 CPU、DPU 協同運作，透過設計與製程協同優化（DTCO）、電源管理與系統整合，才能極大化整體吞吐量。半導體業者的角色，也將從晶片供應商轉型為系統級解決方案的重要一環。
四大技術突破成關鍵 記憶體與 CPO 列入戰略核心
蔡力行點出，未來十年半導體產業須在四大面向取得突破，才能延續 AI 經濟命脈，一是優化運算架構與演算法，以提升 XPU 能效與整體運算效率；二是記憶體技術，目前記憶體成本占比已過半，成為 AI 推論市場勝負關鍵；三是互連與光電共封裝（CPO）技術的發展，這涉及降低頻寬成本與功耗，四是因應晶片尺寸快速放大所帶來的熱與機構挑戰的先進封裝與散熱管理。
他同時提出未來十年的量化目標，包括光罩尺寸提升 40 倍、頻寬密度提升 20 倍、電源與散熱密度提升 20 倍，以及運算效能每瓦提升 100 倍。
拋出「十年百倍」能效挑戰 攸關 AI 永續發展
蔡力行強調，唯有達成結構性技術突破，從根本降低 AI 運算成本，才能讓 AI 由高耗能技術轉變為可普及的基礎工具。
他向產業界拋出「十年百倍」的能效挑戰，直言這不僅關乎單一企業競爭力，更將決定 AI 產業能否從當前高耗能模式，邁向可持續發展的長期成長軌道，成為驅動全球科技與經濟的核心動能。
