台積電 CoWoS 良率衝上 98%！封裝尺寸再放大 2029 年前挑戰 14 倍光罩
Celine
台積電（2330）先進封裝再傳捷報！台積電副總經理何軍近日透露，部分 CoWoS 先進封裝產品良率已達 98% 至 99%，目前已可將多顆運算晶片與記憶體晶片整合在單一封裝中，封裝尺寸更達到單一光罩尺寸的 5.5 倍。
更重要的是，台積電並未停下腳步，目標在 2029 年前將封裝能力進一步擴大至 14 倍光罩尺寸。由於封裝面積越大，整合的晶片數量越多，理論上發生缺陷的機率也越高，因此高良率背後代表台積電在大型先進封裝製程上的技術能力持續提升。
CoWoS 封裝挑戰大 5.5 倍光罩仍維持高良率
據外媒報導，何軍表示，台積電目前 CoWoS 技術已能將多顆運算晶片與記憶體晶片整合，形成最大達單一晶片 5.5 倍光罩尺寸的封裝產品。
隨著封裝尺寸放大，製程難度也同步提高。常見問題包括底部填充材料（Underfill）產生氣泡、晶片接合時凸塊位置偏移，以及封裝過程中的熱應力與機械應力等。
尤其當封裝尺寸超過單一光罩的 3 倍後，封裝內部晶片及材料對耐熱性、機械強度與可靠度的要求都會大幅提升，部分規格甚至必須達到或超越車用電子等級。
何軍指出，這些問題不能等到封裝完成後才處理，而是在產品開發初期，就必須根據整體封裝的機械、熱能及其他條件進行設計與驗證，才能確保大尺寸封裝完成後仍能穩定運作。
2029 年前挑戰 14 倍光罩 AI 晶片封裝持續「變大」
台積電目前 CoWoS 已推進至 5.5 倍光罩尺寸，下一階段將持續放大封裝面積，目標在 2029 年前挑戰 14 倍光罩尺寸。
這項技術升級對 AI 晶片尤其重要。隨著 AI 加速器運算能力提升，單一封裝需要整合更多運算晶粒與 HBM（高頻寬記憶體），先進封裝已逐漸成為 AI 晶片效能提升的關鍵環節。
換句話說，未來 AI 晶片不只是「晶片做得更小」，更重要的是如何在有限空間內，塞進更多運算能力與記憶體，並維持封裝良率與可靠度。CoWoS 的大尺寸化因此成為台積電先進封裝競爭力的重要指標。
台積電 Q2 獲利再創高 先進製程營收占比 77％
台積電第二季基本面同樣亮眼。公司第二季營收達 1 兆 2703 億元，以新台幣計算年增 36%；稅後純益約 7066 億元，年增 77.4%，EPS 達 27.25 元。
獲利能力方面，第二季毛利率達到 67.7%、營業利益率 60.3%、淨利率 55.6%，均維持在非常高的水準。
製程結構方面，7 奈米及以下先進製程占晶圓銷售金額 77%，其中 3 奈米占 30%，最新 2 奈米製程也已開始貢獻營收，占比約 3%。
從終端應用來看，高效能運算（HPC）第二季營收占比達 66%，顯示 AI 加速器與資料中心需求仍是台積電目前最重要的成長引擎。
台積電今日漲 20 元 收復 2400 元關卡
台股今日（8/13）受惠美股費城半導體指數大漲，加上 MSCI 季度調整效應，盤勢強勢反彈，加權指數終場上漲 503.41 點，漲幅 1.11%，收在 46021.48 點，成交值達 1 兆 498 億元；身為權王的台積電同步走強，終場上漲 20 元，收在 2435 元，漲幅 0.83%，重新站穩 2400 元之上。
除此之外，台積電日前公告第二季每股現金股利 7 元，除息日訂於 12 月 10 日。
整體來看，台積電先進製程持續向 2 奈米推進，CoWoS 則朝更大封裝尺寸與更高良率發展。隨著 AI 晶片對運算與 HBM 整合需求持續增加，先進封裝的重要性將進一步提升，CoWoS 大尺寸化能否在擴大產能的同時維持高良率，將成為台積電未來 AI 供應鏈競爭力的重要觀察指標。
