SK 海力士推 H-TPU 小型處理器！功耗降至通用 CPU 的 1/40，鎖定次世代 AI 儲存
Celine
韓國記憶體大廠 SK 海力士積極布局次世代 AI 儲存技術，近日公開自主研發的固態硬碟（SSD）專用小型處理器「H-TPU」（Hynix Transaction Processing Unit）架構與效能。該技術將傳統由通用中央處理器（CPU）負責的重複性工作拆分，交由逾百顆小型處理器分工執行，藉此降低晶片面積與功耗，改善高速 SSD 控制器面臨的效能與能源效率瓶頸。
SK 海力士副總裁具仁濟（音譯）在韓國仁川松島會展中心舉行的 2026 年國際系統單晶片設計研討會（ISOCC 2026）上指出，現行 SSD 控制器內的通用 CPU，在功耗與晶片面積方面已逐漸面臨極限，因此公司開發 H-TPU，專門負責共同輸入／輸出（I/O）傳輸路徑的處理工作，以提升整體運作效率。
捨棄大型通用 CPU 架構 逾百顆 H-TPU 分工處理
H-TPU 是 SK 海力士自主開發的超輕量可程式化處理器，主要負責 SSD 內部重複性的讀寫命令處理、元資料管理及緩衝區控制等工作。過去這些任務多由 SSD 控制器內的通用 CPU 統一處理，隨著 SSD 傳輸速度提升、資料處理需求增加，往往必須增加 CPU 核心數量，進一步推升晶片面積與耗電量。
SK 海力士認為，傳統通用 CPU 通常針對複雜運算設計，具備較完整的指令處理與執行能力，但用於 SSD 反覆執行的簡單工作時，容易產生不必要的運算資源與能源消耗。
因此，H-TPU 採用精簡的四級管線設計，並以循序執行架構處理重複性任務，將原本集中在單一大型處理器的工作拆分為多個功能單元，再分散至逾百顆 H-TPU。至於錯誤復原、例外處理及儲存政策管理等較複雜的工作，則仍交由通用 CPU 負責，形成專用處理器與通用處理器分工的架構。
功耗僅通用 CPU 的 1/40 晶片面積縮至 1/25
在效能方面，SK 海力士表示，H-TPU 相較通用 CPU 核心，功耗可降至約 1/40，約為原本的 2.5％；晶片面積則縮減至約 1/25，約為原本的 4％，有助於降低 SSD 控制器的整體資源消耗。
此外，H-TPU 採用任務導向的運作方式，當 SSD 接收到特定 I/O 工作要求時，只有具備相應功能的 H-TPU 會啟動，其餘處理器則進入閒置休眠狀態，減少不必要的電力支出。
具仁濟表示，SK 海力士已將 SSD 讀取與寫入流程進一步細分，交由大量小型 H-TPU 分別執行，並同步建置專用編譯器等開發工具，協助工程師更容易撰寫對應的專用程式碼，加速相關技術的開發與應用。
延伸至企業級 SSD 與 HBF 布局 AI 儲存新架構
SK 海力士計畫將 H-TPU 技術導入次世代企業級固態硬碟（eSSD）控制器，以及多種 NAND 快閃記憶體產品，後續也將應用於新一代 AI 儲存架構「Storage Next」，並規劃導入預計於 2027 年推出的高頻寬快閃記憶體（HBF，High Bandwidth Flash）。
其中，Storage Next 主要針對近年 AI 模型對細粒度資料存取的需求進行最佳化，支援 512 位元組（Byte）以下的資料存取單位，相較傳統以 4KB 為單位的存取方式，資料處理粒度可縮小至八分之一，有助於提升 AI 工作負載下的儲存存取效率。
隨著 AI 模型規模擴大，資料存取模式日益複雜，儲存系統除了追求更高容量與頻寬，也必須兼顧低延遲、能源效率及控制器處理能力。SK 海力士預期，透過 H-TPU 改善 SSD 控制器架構，再結合 HBF 等次世代記憶體技術，可望形成協同效應，進一步強化公司在 AI 儲存市場的布局。
