CDNS 益華電腦 美東 11/13 收盤價：323.01 元-10.31 (-3.09%)

追蹤

益華電腦（Cadence）是全球領先的電子設計自動化（EDA）供應商。它提供工程師設計晶片與電子系統所需的軟體、驗證硬體、矽智財（IP）及模擬分析工具，可把一顆複雜晶片從設計概念、電路驗證、實體布局到送交晶圓廠製造的流程串起來。

簡單說，Cadence 賣的不是晶片本身，而是「協助客戶把晶片與電子產品設計成功的工具鏈」。半導體設計公司、晶圓製造商、雲端業者與系統廠，若要開發 AI 加速器、手機處理器、車用晶片、網通晶片或高效能運算晶片，通常都需要使用這類工具。

主要業務

1. 核心 EDA：晶片設計的「作業系統」

EDA 是 Cadence 最大的核心業務，涵蓋晶片設計的完整流程：

• 前端設計：工程師以程式碼描述晶片功能與架構。
• 功能驗證：確認設計邏輯是否正確，避免晶片做出來後才發現功能錯誤。
• 合成與實體設計：把設計轉為實際電路，進行布局、繞線與製程最佳化。
• 簽核：檢查時脈、功耗、雜訊、電壓與實體規則，確認晶片可送往晶圓廠量產。

代表性產品包括數位設計與實作工具、類比與客製化 IC 設計平台，以及時序、功耗與物理驗證工具。其價值在於：先進製程晶片動輒數百億顆電晶體，若流片失敗，可能造成數千萬美元以上的重製成本與產品上市延遲，因此客戶不太可能只為節省授權費而輕易更換成熟設計工具。

2. 驗證軟體與硬體：避免「晶片做出來才發現錯」

晶片愈複雜，驗證的重要性愈高。Cadence 提供：

• 軟體模擬平台：模擬晶片運作與找出邏輯錯誤。
• 形式驗證工具：透過數學方法檢查設計是否符合規格。
• 硬體模擬器：用專用硬體加速大型晶片或系統驗證。
• FPGA 原型平台：在實體原型上測試軟硬體互動。

AI 加速器、資料中心處理器與車用晶片常有極高的複雜度，因此驗證流程可能占整體開發時間很大比重。Cadence 的驗證工具與硬體平台，主要就是協助客戶在量產前提升測試速度、降低錯誤率。

3. 矽智財 IP：把成熟功能模組直接授權給客戶

矽智財可以理解為已設計、驗證完成的「晶片積木」。客戶不用重新開發每一個標準模組，而是把 IP 整合進自己的 SoC 系統單晶片。

Cadence 的 IP 產品主要包括：

• 高速傳輸介面：PCIe、USB、乙太網路、SerDes、UCIe 等。
• 記憶體與儲存介面：HBM、LPDDR 等相關 IP。
• Tensilica DSP：可用於 AI 推論、語音、影像、音訊、無線通訊及物聯網。
• 基礎與類比 IP：讓晶片可配合不同製程節點運作。

這項業務特別受惠於 AI／HPC 晶片、車用電子與高速互連需求。客戶一旦在產品中導入某套 IP，後續世代通常傾向沿用或升級，以降低重新驗證的風險與開發時間。

4. 系統設計與分析：從晶片擴大到封裝、PCB 與資料中心

Cadence 不只處理晶片內部設計，也將工具延伸到系統層級，包括：

• 先進封裝與 3D-IC：協助 Chiplet、多晶片堆疊、CoWoS、SoIC 等設計整合。
• PCB 與封裝設計：處理晶片、封裝及印刷電路板之間的訊號與電源完整性。
• 熱、電磁、流體模擬：分析散熱、電磁干擾、氣流與電力配置。
• 數位孿生：在實體產品建造前，先以模擬方式驗證整個系統的效能與可靠性。

這使 Cadence 從傳統 EDA 軟體公司，逐步擴張成「晶片到系統」的工程計算平台。尤其 AI 資料中心的耗電、散熱、訊號傳輸與機櫃配置都更加複雜，系統級模擬的需求正在提高。

5. AI 設計平台：用 AI 加速晶片開發

Cadence 近年將生成式 AI 與代理式 AI 導入晶片設計流程，讓 AI 協助完成 RTL 程式撰寫、驗證、除錯、布局繞線、功耗最佳化與簽核等工作。

例如其 AI 工具可針對晶片的效能、功耗與面積進行反覆最佳化；新一代代理式平台則希望把多個設計任務串聯，由 AI 協調設計流程。對客戶的直接價值是縮短開發週期、提升工程師產能，並降低先進製程晶片一次流片失敗的成本。

商業模式的特性

Cadence 以軟體訂閱、多年期企業合約、IP 授權及硬體系統銷售取得收入。其中軟體授權與維護收入具高度經常性，超過八成營收屬訂閱或類訂閱性質；加上設計流程、工程師習慣與晶圓廠製程認證深度綁定，客戶轉換成本很高。

因此，Cadence 的定位可濃縮為：先進晶片、封裝與電子系統開發過程中的基礎設施供應商。不論最後由哪一家業者勝出 AI 晶片市場，只要設計日益複雜、製程持續微縮、3D-IC 與 Chiplet 滲透率提升，EDA、驗證、IP 與系統模擬工具的需求都會提高。

益華電腦的營收以三大產品線為主。從 2026 年第二季來看，結構如下：

第二季營收為 15.84 億美元；依上述占比換算，核心 EDA 約 10.77 億美元、半導體 IP 約 2.38 億美元、系統設計與分析約 2.69 億美元。

各產品線代表的投資意義

1. 核心 EDA：最大、最穩定的現金流來源

核心 EDA 包含晶片從前端設計、數位實作、類比設計、功能驗證到簽核所需的軟體，也涵蓋 Palladium 與 Protium 等高單價硬體驗證平台。

這是 Cadence 的營收基礎，占比雖由 2025 年全年的 70% 降至 2026 年第二季的 68%，但主要是 IP 與系統設計業務成長較快所致，而非核心業務轉弱。AI／HPC 晶片的複雜度提高、全流程工具滲透增加，加上硬體模擬需求擴張，帶動此部門仍維持 18% 年增。

2. 半導體 IP：成長最快、受惠 AI ASIC 最直接

IP 業務包括記憶體、高速傳輸與晶片互連的關鍵模組，例如 HBM、PCIe、UCIe、LPDDR6 與 SerDes。這些 IP 可讓客戶縮短開發時間，並降低在先進製程與 Chiplet 架構下的驗證風險。

2026 年第二季 IP 占比由去年同期 13% 提高至 15%，營收年增超過 40%，是三項業務中成長最快者。背後反映 AI 加速器、雲端自研 ASIC、HBM 高頻寬記憶體、3D-IC 與先進封裝所帶來的需求。

3. 系統設計與分析：中長期擴大市場的新引擎

系統設計與分析涵蓋 3D-IC、PCB、封裝、電源完整性、熱管理、電磁與結構模擬等。其意義在於，Cadence 不再只服務「晶片設計」，而是向整個電子系統、汽車、機器人、航太與實體 AI 的工程模擬市場延伸。

第二季此業務占比自去年同期 16% 上升至 17%，年增 37%；成長主要來自 3D-IC、PCB、先進封裝解決方案與新併入的設計工程業務。

營收認列型態

除了產品別，從收入穩定度來看也很重要：

• 產品與維護收入占 90.3%
• 服務收入占 9.7%
• 經常性收入占 78%
• 一次性收入占 22%，主要與硬體交付、個別 IP 授權，以及較長年期的系統設計軟體授權有關。

因此，Cadence 的營收本質仍以高續約率的軟體授權與維護為主；硬體平台與 IP 大額授權則可能使單季產品組合出現波動。

結構變化重點

2025 年全年至 2026 年第二季的趨勢很明確：

• 核心 EDA：70% → 68%
• 半導體 IP：14% → 15%
• 系統設計與分析：16% → 17%

這代表公司正從傳統 EDA 軟體供應商，逐步提高 IP 與系統級模擬的營收比重。若 IP 和系統設計與分析能持續快於核心 EDA 成長，整體可服務市場、客戶單位貢獻與交叉銷售機會都有望擴大；但同時，一次性 IP 與硬體交付比重提高，也可能使季度營收波動略高於純訂閱軟體模式。

益華電腦後續展望的主軸是：核心 EDA 穩定成長、AI／HPC 拉動 IP 與硬體驗證、3D-IC 與系統模擬擴大市場，而代理式 AI 是中長期營收與單價上行的選項。

2026 年公司財測：已上修

2026 年第二季表現優於原先預期後，公司上調全年目標：

第二季營收為 15.84 億美元、年增 24%，三大產品線均為雙位數成長；在手訂單提高到 81 億美元，代表短中期收入能見度仍佳。

三個主要成長動能

1. AI／HPC 與雲端自研 ASIC 持續擴大設計需求

AI 加速器、資料中心 CPU、高速互連與客製 ASIC 不只增加晶片設計案數，也讓驗證、模擬、實作與簽核工作量提高。這對 Cadence 的核心 EDA、硬體模擬平台與高速介面 IP 都是直接需求來源。

第二季中，核心 EDA 年增 18%，IP 年增超過 40%，系統設計與分析年增 37%；硬體平台也新增 12 家客戶，顯示 AI／HPC 的需求並非集中在單一產品線。

2. IP 成為較快成長的營收來源

隨著 AI 晶片導入 HBM、PCIe、UCIe、LPDDR6、SerDes 與 Chiplet 架構，客戶更需要已完成矽驗證的 IP 來縮短開發時間、降低流片風險。

Cadence 的 IP 業務在第二季年增逾 40%，主要由 AI、高效能運算、先進製程、記憶體頻寬及先進封裝帶動，且多屬有機成長。IP 一旦被嵌入客戶晶片設計，後續世代通常會傾向延續採用，因此有助提高客戶黏著與長期授權價值。

3. 從晶片設計延伸至 3D-IC、系統模擬與實體 AI

Cadence 正從純 EDA 工具供應商，擴展為「從晶片到系統」的工程平台。3D-IC、先進封裝、PCB、熱管理、電磁與結構模擬，都是 AI 伺服器、汽車、機器人及航太系統設計的關鍵環節。

系統設計與分析業務第二季年增 37%，受 3D-IC、PCB、先進封裝與工程模擬需求帶動。公司透過新併入的設計與工程業務補強多物理場模擬能力，短期雖增加整合成本，但目的在於把客戶關係從晶片延伸至整個電子系統。

Agentic AI：中長期的上行選項

Cadence 正將 ChipStack、ViraStack、InnoStack 與其他 AI 代理工具，導入從 RTL、驗證、類比設計到數位實作與簽核的工作流程。商業模式預計採取訂閱加用量計費，理論上可提高每位客戶的支出與底層工具使用量。

公司已看到早期使用案例出現 2 至 40 倍的生產力改善，且客戶參與度高。不過，管理層也明確表示，這類代理式 AI 的用量收入尚未被假設為 2026 年財測會出現大幅跳升，因此較合理的定位是：2026 年開始驗證商業化，2027 年以後才有機會成為更明顯的增量動能。

先進製程生態系的延伸

公司持續與台積電、三星及英特爾深化合作，涵蓋先進製程、3D-IC、IP 與設計技術協同最佳化。尤其與英特爾的合作屬多年期新增合作，部分效益已在 2026 年反映，但多數貢獻預期將在未來幾年逐步釋放。

這對 Cadence 的意義在於：當客戶轉向 2 奈米、先進封裝與多晶片整合時，晶圓廠認證的流程與 IP 將提高其切入設計案早期階段的機會，也有利帶動 EDA、IP、硬體驗證與系統模擬的交叉銷售。

需留意的壓力

• 下半年利潤率可能略承壓：公司持續投入新併入業務整合、研發與先進製程合作，全年營業利益率雖仍高，但不代表每季都會持續擴張。
• AI Agent 的變現速度仍待驗證：早期技術成效不等於短期大規模營收，重點在客戶是否持續付費、用量計費能否擴大，以及能否抵銷效率提升後的傳統授權席次變化。
• 硬體業務具季度波動：硬體模擬與原型驗證平台單價高，交付與認列時點可能使單季營收起伏大；應以年度訂單與滾動四季趨勢判讀，而非單看一季。
• AI 資本支出與出口政策：若雲端業者延後自研晶片計畫，或出口限制再度收緊，可能影響新增授權、IP 與中國市場相關收入。

整體來看，Cadence 的基本情境仍是以 AI 晶片複雜度提升帶動 EDA、IP、驗證與系統模擬全面成長；2026 年的財測上修與創高在手訂單提供了近期支撐。真正決定 2027 年以後成長斜率的，將是代理式 AI 的付費導入、先進製程／3D-IC 專案數量，以及系統設計與分析業務能否持續高於核心 EDA 成長。

益華電腦所在的 EDA（電子設計自動化）＋矽智財 IP＋系統模擬產業，前景屬於半導體供應鏈中較具結構性成長與抗景氣特質的一環。核心原因不是晶片出貨量本身，而是每一代晶片都變得更複雜、更難驗證，設計公司因而必須持續增加研發與軟體工具支出。

產業成長主軸

1. AI／HPC 引爆客製晶片設計 雲端業者與大型科技公司持續開發自研 AI 加速器、CPU 與高速互連晶片，除了傳統半導體廠，系統業者已成為 EDA 的重要買方。每多一個 ASIC 專案，就會增加 EDA 軟體授權、IP、驗證與硬體模擬需求。EDA 產業 2024–2028 年複合成長率估計約 11%，部分估計 2024–2027 年可達約 15%。

2. 製程進入 2 奈米後，設計失敗成本急升 從 3 奈米走向 2 奈米、背面供電與更先進節點，設計規則、功耗、散熱、時序與可靠度的驗證工作大幅增加。市場估計一個 3 奈米晶片開發案成本約 5.7 億美元，2 奈米接近 10 億美元；在這個成本結構下，客戶更願意購買能降低「重新流片」風險的工具與已驗證 IP。

3. Chiplet、3D-IC 與先進封裝使 EDA 從「設計晶片」升級為「設計整套系統」 AI 晶片的效能不再只由單一晶片決定，還受 HBM、晶片間互連、封裝走線、熱管理、電源完整性與訊號完整性影響。因此，EDA 的需求正往 3D-IC、封裝、PCB、熱／電磁／流體等多物理場模擬延伸。這會擴大可服務市場，也提高產品整合度與客戶黏著度。

4. 代理式 AI 有望提高每位客戶的使用強度與付費額 AI Agent 不只是協助工程師下指令，而是能串聯設計、驗證、除錯與簽核流程，讓工具被更頻繁呼叫、增加運算消耗與軟體附加價值。Cadence 已看到部分早期案例具 2 至 40 倍生產力提升，但目前仍在早期商業化階段，因此它是中長期上行選項，不宜直接視為短期營收保證。

產業結構：高集中、高門檻

EDA 屬於少數由少數龍頭掌握的軟體市場。Cadence 與主要同業合計市占超過七成，第三大業者也有穩定市占。客戶通常同時採用多家的部分工具，但整個設計流程與晶圓廠製程認證高度綁定；一旦更換核心工具，往往需重新驗證大量流程與設計結果，因此切換成本很高。

這讓產業具備幾項特性：

• 訂閱、維護與多年合約占比高，營收能見度通常優於一般半導體公司。
• 客戶的 EDA 支出更接近研發「必需成本」，相對不容易因單一季度的晶片庫存調整而立即砍單。
• 先進節點、先進封裝與新介面標準每次升級，都能推動新的工具、IP 與驗證需求，而非僅依賴舊產品續約。

Cadence 在產業趨勢中的位置

Cadence 的優勢是從核心 EDA，延伸到 IP、硬體模擬及系統設計與分析。與台積電在 N3、N2、A16、A14 製程、3D-IC 與先進封裝設計流程的合作，有助於讓其工具更早進入客戶的先進晶片開發專案。

2026 年第二季的實際表現也反映產業需求：核心 EDA 年增 18%、IP 年增逾 40%、系統設計與分析年增 37%，硬體平台新增 12 家客戶；公司並將全年營收成長目標上調為 19%。

需要留意的風險

• AI 資本支出放緩：EDA 雖具剛性，但大型雲端客戶若延後自研晶片專案，仍會影響新授權與硬體模擬需求。
• 競爭從工具延伸到系統模擬：主要競爭者皆在強化 AI、自動化與多物理場模擬能力，市場競爭將從單一 EDA 工具擴大為平台整合能力的競爭。
• 出口管制與中國市場：中國約占 Cadence 營收 12%，政策變化或當地替代方案持續成熟，都可能帶來區域性壓力；但在先進製程領域，本土替代仍需較長時間。
• AI Agent 的變現速度：生產力效益已初步展現，但客戶導入、合約續約及用量計價模式要轉成顯著營收，仍可能需要數個產品與採購週期。

整體而言，EDA 產業正從「晶片設計軟體」走向「AI 晶片與系統工程平台」。只要 AI ASIC、2 奈米、Chiplet、3D-IC 與實體 AI 的研發支出持續擴張，產業的長期需求基礎仍偏正向；短期則需用雲端業者資本支出、先進節點設計案數與代理式 AI 的實際付費導入速度來檢驗成長斜率。

益華電腦（Cadence）的客戶並非集中在單一終端品牌，而是涵蓋「需要設計、驗證或模擬複雜電子系統」的企業；其中以大型半導體設計公司、雲端服務商自研晶片團隊、晶圓代工廠最具營收影響力。

公開可辨識的主要客戶／合作對象包括：

• AI 與高效能運算晶片業者：輝達、超微、高通等，使用其 EDA 軟體、驗證平台與 IP，開發 GPU、CPU、AI 加速器及高速互連晶片。輝達亦是其 AI 設計代理工具的早期使用者之一。
• 大型科技與雲端服務商：蘋果、Google、亞馬遜等。這類客戶除了消費性 SoC，也持續投入資料中心自研 ASIC，因此是先進 EDA、介面 IP 與系統模擬需求的重要來源。
• 晶圓代工與製程平台夥伴：台積電、英特爾、三星。這些公司不只是一般採購客戶，也與 Cadence 共同建立 N3、N2、A16、A14、3D-IC／先進封裝的設計流程與認證 IP；合作越早、越深，客戶在量產節點採用其工具鏈的機率通常越高。
• FPGA、AI 新創及其他半導體公司：例如 Altera、Tenstorrent 等，也已在早期導入其 AI 輔助設計方案。
• 非半導體的系統設計客戶：隨著產品延伸至工程模擬、數位孿生與系統分析，客群也擴大至汽車、航太國防、工業製造、醫療、電信及消費電子企業。

投資上較重要的解讀是：Cadence 的真正客戶基礎是「全球高階研發支出」，而不只是某一間晶片公司。AI/HPC、雲端自研 ASIC、2 奈米、Chiplet 與 3D 封裝，均會提高設計驗證的難度與失敗成本，促使客戶增加 EDA、IP、模擬及硬體驗證平台的投入。2026 年第二季，公司也表示 AI 驅動解決方案的需求已擴散至持續擴大的客戶群，硬體平台當季新增 12 家客戶。

不過，Cadence 未在公開資訊中完整揭露各單一客戶營收占比，因此較適合把它視為高階半導體與系統研發資本支出的廣泛受惠者，而非依賴單一大客戶訂單的公司。

益華電腦（Cadence）的競爭不是一般軟體業的低價搶市占，而是圍繞先進晶片設計流程、IP、驗證硬體與系統級模擬的長期平台競爭。客戶通常不會只用單一供應商，而是依設計環節搭配多家工具；不過一旦某項核心工具被導入、並完成晶圓廠認證，替換成本很高。

主要競爭對手

整體 EDA 市場高度集中，Cadence 與新思科技合計市占超過七成，西門子 EDA 居第三。這種結構使競爭更多是爭取客戶「工具預算占比」與下一代設計流程的主導權，而不是取代對方所有產品。

Cadence 的主要優勢

1. 先進製程與晶圓廠共同認證

Cadence 與台積電、三星及英特爾等晶圓廠深度合作，並且已將設計流程延伸至台積電 N3、N2、A16、A14 等節點。這類共同認證的流程、製程設計套件與經矽驗證 IP，是客戶能否順利投片的關鍵，也形成最難複製的護城河。

意義在於：先進節點的客戶不只要「能用」的軟體，而是需要能通過晶圓廠量產驗證的工具鏈；Cadence 越早參與製程協同最佳化，越容易卡位客戶下一代晶片專案。

2. 類比／客製化設計、驗證與硬體模擬能力

Cadence 在客製化與類比設計、功能驗證、硬體模擬與原型驗證領域具深厚基礎。面對 AI 加速器與超大規模 SoC，軟體模擬速度往往不足，客戶會使用硬體模擬平台提前驗證整個系統；這是 AI／HPC 專案中高單價、且客戶黏著度很高的環節。

3. 3D-IC、先進封裝與系統級設計布局較早

AI 晶片走向 Chiplet、HBM 與 2.5D／3D 封裝後，設計難題已從單一晶片延伸到熱、電源、電磁、封裝與板級系統。Cadence 早期投入物理與類比分析，並把 3D-IC、封裝、PCB、熱分析與系統模擬整合到產品組合中，在複雜封裝及異質整合設計上有原生整合優勢。

4. AI Agent 建立新一層產品價值

Cadence 推出 ChipStack、ViraStack、InnoStack 與 AgentStack，試圖將 AI 從單點設計優化，延伸到前端 RTL、類比設計、數位實作、簽核與驗證的跨流程協作。若客戶採用擴大，除了提高工程效率，也可能讓既有底層模擬、驗證與運算工具被更頻繁使用，帶動訂閱加上用量計費的機會。

5. 軟體收入比重高，獲利結構相對佳

Cadence 的業務較集中在核心 EDA 軟體，EDA 約占營收九成，因此營業利潤率約 47.5%，高於產品組合含較多 IP 的主要競爭者約 38.5%。這讓 Cadence 在研發、併購與價格策略上保有較高彈性。

相對劣勢與競爭壓力

1. 對手在標準型 IP 與一站式平台的規模較大

新思科技擁有較廣泛的即插即用標準型 IP 組合，在 Chiplet 架構逐漸普及時，客戶可能更傾向整合完整的高速介面、記憶體與互連 IP。Cadence 的 IP 較偏高客製化，雖有利切入複雜專案，但在標準化、大量重複使用的 IP 市場上，對手的廣度較具優勢。

2. 系統級多物理模擬面臨更強的全方位競爭

新思科技完成大型系統模擬軟體業務整合後，已能把晶片設計、熱、結構、電磁與流體模擬做更完整的結合，強化從晶片到系統的產品廣度。Cadence 雖透過收購與既有工具補強系統設計與分析，但仍需持續投入研發與整合，才能避免大型客戶將更多預算集中至單一平台。

3. AI 功能是競爭必要條件，尚非獨占護城河

AI Agent 的技術方向具吸引力，但主要同業也都有 AI 驅動設計與自動化產品。因此，Cadence 的關鍵不只是推出 AI 工具，而是能否證明： - 生產力提升可在大型客戶專案穩定複製； - AI 工具可帶來額外訂閱或用量收入； - AI 提高效率後，不會反而減少傳統授權席次需求。

目前 AI Agent 的商業化仍在早期，尚不宜把潛在效益完全當成既定營收成長。

4. 中國市場與出口限制

中國約占 Cadence 營收 12%。短期看，當地供應商在先進製程的完整工具鏈、物理精準度與晶圓廠協同能力上，尚難取代全球龍頭；但出口管制變化可能干擾授權、續約與服務，長期也須留意中國本土替代方案的累積。

綜合判斷

Cadence 最強的地方是高切換成本的核心 EDA、先進節點認證、類比／驗證／硬體模擬，以及 3D-IC 與系統設計整合能力。它並非靠單一產品勝出，而是靠工具鏈與晶圓廠、客戶設計流程深度綁定。

相對地，最大挑戰來自競爭對手在標準 IP 廣度與系統級多物理模擬平台的擴張。未來勝負的觀察重點，將是 2 奈米與先進封裝設計案中誰掌握較多認證流程、AI Agent 能否轉為實質付費收入，以及系統模擬業務能否維持高於核心 EDA 的成長速度。