三星電子加速開發，2027 年推定製 HBM4E
新世代高頻寬記憶體時程提前 鎖定 AI 巨擘需求、強化邏輯整合能力
在 AI 算力需求持續攀升下，高頻寬記憶體（HBM）競賽進入關鍵階段。三星電子正加速推進次世代客製化 HBM 布局，其第七代 HBM 產品 HBM4E 的 Base Die（基礎晶片）已正式進入後端設計階段，代表整體研發流程已跨越中段門檻，量產藍圖逐漸明朗。
Base Die 位於 HBM 堆疊最底層，負責資料讀寫、錯誤修正與整體控制，被視為左右 HBM 效能與穩定度的核心。隨著雲端與 AI 客戶需求升級，客戶端已不再滿足於標準規格，轉而要求在 Base Die 中整合更多邏輯與客製化功能，推動「Custom HBM」成為主流方向。
新 HBM 路線圖曝光 量產節奏有望提前
半導體業界人士指出，三星近期已重新制定內部 HBM 發展路線圖，並要求供應鏈依新時程在今年 3 月前完成相關備料與產能規劃。該路線圖涵蓋 HBM4、HBM4E 以及 HBM5 等世代產品，市場解讀，三星意在提前量產節點，同時全面強化客製化 HBM 戰略。
先前已有券商指出，三星自 HBM4 起即分設「標準型」與「客製型」兩條研發團隊，並針對 Google、Meta、輝達等主要 AI 客戶擴編設計人力。業界普遍預期，HBM4E 約於 2027 年問世，HBM5 則落在 2029 年前後。
後端設計占比逾六成 物理實作成關鍵戰場
HBM 設計流程中，後端設計約占整體時程六至七成，主要負責電路實體配置、佈線與製程可行性驗證，並需與前端邏輯反覆修正。據了解，三星目前正針對 HBM4E Base Die 的物理實作與電子設計自動化（EDA）環境進行最佳化，I/O 架構設計由具備國際晶片介面設計經驗的資深工程師主導。
該團隊成員多來自過往成功推動 10 奈米級 1c DRAM HBM4 專案的核心工程師，同時也為下一世代 HBM5 的 Base Die 設計提前布局。
三星、SK 海力士、美光同步推進 差距仍未拉開
業界評估，HBM4E 設計約需 10 個月，目前三星、SK 海力士與美光（Micron）進度相近，尚未出現明顯領先者。記憶體業者指出，真正拉開差距的關鍵，將在於誰能率先滿足 AI 晶片大客戶對邏輯整合、功耗與散熱控制的客製需求。
此外，三星記憶體事業部亦同步參與 JEDEC 的 HBM5 標準制定，在制定標準的同時進行產品規劃，與競爭對手同步卡位下一波 AI 記憶體技術門檻。
從通用走向客製 HBM 進入「類晶片」競爭時代
業界分析，HBM4 仍偏向通用型產品，但自 HBM4E 起，Base Die 已逐步導入部分運算、錯誤控制與熱管理功能，使 HBM 不再只是記憶體，而是具備邏輯特性的「類晶片」。未來，誰能整合記憶體、邏輯與代工資源，將成為 AI 時代高階 HBM 競爭的勝負關鍵。
