三星 10 奈米級 1c DRAM 良率沒達標，打亂 HBM4 規劃

為什麼重要

• 三星開發第六代 10 奈米級 1c DRAM 進度延後，公司在高頻寬記憶體市場（如 HBM4 ）的競爭力也受到衝擊。

• SK 海力士、美光的進度領先，可能重新塑造全球記憶體產業的競爭態勢。

背景故事

• 三星原計劃於去年 12 月將 10 奈米級 1c DRAM 的良率提升至 70％，以達到結束開發工作，進入量產階段所需的水準。

• 儘管三星於去年底成功製得 10 奈米級 1c DRAM 的良品晶粒，整體良率卻未達標；一般來說，開發時期的良率需達 60％～70％。

• SK 海力士已於 2024 年 8 月底宣佈開發完成 ，並計劃當年內完成量產準備；美光（Micron）則計劃於 2025 年 4 月達成開發目標。

發生了什麼

• 三星電子將其 10 奈米級 1c DRAM 開發的良率里程碑時間從 2024 年底延至 2025 年 6 月。

• 由於三星計劃採用 10 奈米級 1c DRAM 作為 HBM4 核心晶片，因此這將會打亂三星對 HBM4 的整體布局。

• 三星內部設定的開發目標已從 2024 年 12 月延至 2025 年 6 月。

接下來如何

• 三星推遲 10 奈米級 1c DRAM 開發進度，勢必導致三星在 HBM 競爭中處於不利地位，落後於 SK 海力士和美光。

• 三星可能需要加快開發進度或調整策略，以確保在 HBM4 及其他相關技術領域保持競爭力。

他們說什麼

• 市場分析師預計，三星這次延遲，將衝擊到公司在高效能記憶體市場的地位，同時也可能影響到其與其他主要競爭對手的市占率。

提到的股票

• 5007 三星

• MU 美光科技

概念股

• DRAM

• HBM

參考資料

• 消息称三星电子将1c nm良率里程碑推迟半年，恐影响HBM4规划