Intel 新技術挑戰半導體市場，或將對三星、台積電產生壓力
發佈時間：2023/12/10
為什麼重要
Intel 的新「背面接觸」技術將直接影響半導體製程，提升晶片結構效率，並降低電路所需的金屬和電容。
Intel 的新技術也將推動 CFET 的研究和應用，這是未來 1nm 以下製程的重要技術。這將對半導體製程技術的發展產生深遠影響，並可能改變半導體產業的競爭格局。
背景故事
Intel 一直在尋求提升半導體集成度的方法，並開發出 PowerVia 技術，將電源線路放置在晶片背面，以改善電源和信號線的瓶頸現象和單元利用率。
三星電子和 TSMC 等公司也對 PowerVia 技術進行研究，並稱之為 BSPDN（Back Side Power Delivery Network）。
發生了什麼
Intel 在 2023 年 12 月 7 日的「國際電子器件學會（IEDM）2023」預先簡報活動中，公開了其新的「背面接觸」技術，該技術是對現有 PowerVia 技術的改進，可以直接向晶體管供電。
Intel 也展示了應用 PowerVia 和背面接觸技術的補償型場效應晶體管（CFET），該晶體管結構在閘極全包圍（GAA）之後應用，其概念是將 P-通道金屬氧化物半導體（PMOS）和 N-通道金屬氧化物半導體（NMOS）堆疊，以提高空間效率。
接下來如何
Intel 計劃從明年開始在 20A（2nm）製程中應用 PowerVia，並進一步應用背面接觸技術，以實現 CFET。
業界預計 CFET 將在 1nm 以下的製程中使用。
他們說什麼
Intel Fellow Mauro Kobrinsky 表示，通過應用背面接觸，可以直接向晶體管供電，並可以減少電路所需的金屬和電容。
提到的股票
概念股
編輯整理：Ethan Chen
