三星揭露 10 奈米以下 DRAM 關鍵新技術 挑戰次世代製程瓶頸
發佈時間：2025/12/19
·
編輯整理
Celine
Celine
根據韓國媒體報導，三星電子與旗下三星先進技術研究院（SAIT）近日發表一項可應用於 10 奈米（nm）以下 DRAM 製程的突破性技術，為次世代記憶體微縮帶來新解方。
三星此次提出的核心概念為「Cell-on-Peri（CoP）」架構，也就是將記憶體儲存單元堆疊於周邊電路之上，與現行多數 DRAM 將周邊電晶體配置在儲存單元下方的設計截然不同。三星指出，傳統架構在高溫堆疊製程中，周邊電路容易因熱應力受損，進而導致效能衰退，而 CoP 架構可有效降低此一風險。
Cell-on-Peri 架構搭高耐熱氧化物晶體管 鎖定 0a、0b DRAM 世代
在關鍵元件方面，三星將新技術命名為「用於 10nm 以下 CoP 垂直通道 DRAM 的高耐熱非晶氧化物半導體電晶體」。該電晶體採用以非晶銦鎵氧化物（InGaO）為基礎的材料，可承受高達攝氏 550 度的高溫製程，有助於在堆疊過程中維持電性穩定，避免性能劣化。
三星進一步說明，該垂直通道電晶體的通道長度約為 100nm，並可與單晶片 CoP DRAM 架構整合。在實驗測試中，漏極電流的劣化幅度極低，老化測試結果也顯示具備良好可靠性，顯示其在高密度 DRAM 製程上的應用潛力。
新技術未進入量產階段 未來可能威脅到 SK 海力士、美光
目前此項技術仍處於研究階段，尚未進入量產。三星規劃，未來將把該技術導入 10 奈米以下的 0a、0b 世代 DRAM 製程，作為持續微縮與提升效能的重要技術基礎。
業界分析認為，隨著 DRAM 製程逼近物理極限，結構創新與材料突破已成為競爭關鍵。三星此次公開 CoP 架構與高耐熱氧化物電晶體方案，顯示其在先進記憶體技術上的長期布局，也可能對未來與 SK 海力士、美光等對手的技術競賽產生深遠影響。
