神盾所處的並非單一「指紋辨識」產業,而是逐步轉向矽智財(IP)、ASIC客製化設計、Chiplet高速互連與AI資料中心晶片供應鏈。這幾個領域在2026年仍屬半導體中長期成長較明確的方向,但也同時是技術、資本與客戶門檻最高的市場。
產業的主要成長動能
1. 雲端業者自研AI ASIC,帶動設計服務與IP需求
大型雲端業者為降低通用GPU的成本、功耗與供應依賴,持續擴大自研AI加速器、伺服器CPU與推論晶片。ASIC並非完全取代GPU,而是逐漸在固定且大量的推論工作負載中提高滲透率,形成「GPU處理通用訓練、ASIC處理特定高效率任務」的雙軌架構。
市場資料預估,AI ASIC出貨量2026年可年增約58%、2027年再成長約41%,雲端業者採購金額中ASIC比重則可能由2025年的約25%~30%,提高到2027年的40%~50%。這會增加從前段IP、晶片設計、投片,到先進封裝與測試的整體需求。
對神盾而言,機會在於集團若能以Arm架構、設計服務、高速IP及封裝整合能力,切進客戶早期開案,未來可望取得NRE設計收入;等客戶晶片量產後,才有機會轉為更具規模的量產服務或權利金收入。
2. Chiplet化使高速互連IP成為剛性需求
AI/HPC晶片愈來愈難靠單一大型晶片持續提升效能,因此朝多晶粒整合發展:把運算、I/O、記憶體控制器等不同晶粒,以2.5D或3D封裝組合。這使晶粒之間的資料傳輸,成為效能與功耗的關鍵瓶頸。
UCIe、DDR/LPDDR、ONFI、SerDes、PCIe等高速介面IP的重要性因而提高。市場預估介面IP規模將由2024年的成長動能持續延伸,至2029年占整體半導體IP市場的比重升至約38%;其中乙太網路/D2D互連、DDR與PCIe是成長較快的項目。
這正是神盾旗下乾瞻布局的核心:UCIe晶粒互連、ONFI與記憶體介面IP,主要瞄準3奈米至12奈米,並向2奈米延伸。若Chiplet標準與AI資料中心設計持續普及,高速互連IP有望從「可選配元件」轉為平台設計的基本配置。
3. 先進製程提高開發成本,客戶更需要已驗證IP與整合服務
製程往3奈米、2奈米甚至更先進節點推進,晶片設計成本、驗證難度與一次流片失敗的代價都大幅上升。產業資料顯示,5奈米晶片開發成本約5.4億美元,2奈米與更先進節點可能超過10億美元,因此客戶更傾向採用已完成矽驗證的IP,並尋求能整合IP、實體設計、封裝與量產協調的一站式夥伴。
這使IP產業的競爭焦點,從過去的單點模組授權,升級為「子系統+設計服務+驗證能力」。神盾的平台策略若能真正把高速IP、CPU架構、ASIC設計與先進封裝串起來,理論上可提高客戶黏著度與單一專案價值。
產業結構:前景佳,但資源高度集中
IP/ASIC產業的結構性成長不等於所有參與者都能受惠。高階AI ASIC專案必須同時具備:
- 2奈米/3奈米等先進製程設計經驗
- HBM、高速I/O與Chiplet整合能力
- 先進封裝協調與量產交付能力
- 長期客戶信任、驗證紀錄與研發人力
能完整承接這類專案的廠商仍集中於少數成熟業者。隨著先進製程與CoWoS等先進封裝成為供給瓶頸,具備量產實績、代工生態連結與產能資源者,競爭優勢會更強;反過來說,新進平台業者需要較長時間證明技術可行性、取得客戶設計導入,並把設計案轉為實際量產。
神盾在這個趨勢中的定位
神盾的產業定位可理解為「正在建立中的IP+ASIC整合平台」,而非已經具備大規模量產營收的成熟ASIC龍頭。
其優勢包括:
- 透過乾瞻卡位UCIe、記憶體與儲存介面等高速IP。
- 集團內已有ASIC設計、Arm CPU及影像/AI相關技術資源,可望形成跨IP、SoC與封裝的整合服務。
- IP模式具有輕資產、高毛利特性;乾瞻現階段以IP授權與客製服務為主,近兩年產品毛利率接近100%。
- Chiplet、高速互連與AI資料中心需求,與其布局方向高度一致。
但市場也必須區分「題材」與「營運兌現」:
- 高階AI資料中心IP從客戶導入、晶片設計到量產,通常需要約3至5年,權利金不會在取得設計案後立即大幅反映。
- ASIC設計服務前期偏NRE收入,專案進度、Tape-out與量產排程會造成營收與獲利波動。
- 神盾需面對既有大型IP平台、成熟ASIC設計服務商與上游架構供應商持續擴大服務範圍的競爭。
- 先進封裝、HBM與晶圓產能仍可能限制客戶晶片量產時程;即使拿到設計案,也未必能立刻轉成量產營收。
整體而言,產業前景偏正向,且高速互連IP與客製AI ASIC是AI基礎建設中最具結構性的成長環節之一。神盾的關鍵不在於是否搭上AI題材,而在於乾瞻的IP授權能否持續擴大、ASIC平台是否取得具體客戶專案,以及NRE能否在未來幾年順利轉化成可持續的量產與權利金收入。